

单 1 A 高速低侧栅极驱动器

FAN3111C, FAN3111E

说明

FAN3111 1 A 栅极驱动器为驱动一个在低侧开关应用中的 N 沟道增强型 MOSFET 而设计。

提供两种输入选择：FAN3111C 包含双通道 CMOS 输入，其阈值通过 PWM 控制器参考 V_{DD} 使用，其他输入信号源与驱动器使用同一个电源工作。对于使用低压控制器和其它和驱动器相比使用更低电源电压的输入信号源，电源电压也可用作 FAN3111E 的输入阈值参考电压。该驱动器包含一个单通道、同相、低压输入加一个 DC 输入 V_{XREF} ，用于范围在 2 到 5 V 间的外部参考电压。

FAN3111 提供无铅工业标准 5 引脚 SOT23 封装。

特性

- 1.4 A 峰值灌电流/源电流， $V_{DD} = 12 V$
- 1.1 A 灌电流/0.9 A 源电流， $V_{OUT} = 6 V$
- 4.5 到 18 V 工作范围
- FAN3111C 与 FAN3100C 尺寸兼容
- 两个输入配置：
 - ◆ 双通道 CMOS 输入允许配置作为带使能功能的同相或反相
 - ◆ 单通道同相、低压输入用于实现与低压控制器兼容
- 为并联功率器件设计的小尺寸实现分立驱动器
- 典型延迟时间为 15 ns
- 在负载为 470 pF 时，典型上升时间为 9 ns/典型下降时间为 8 ns
- 5 引脚 SOT23 封装
- 额定环境温度为 $-40^{\circ}C$ 至 $125^{\circ}C$
- These Devices are Pb-Free and Halogen Free


应用

- 开关电源
- 同步整流电路
- 脉冲变压器驱动器
- 逻辑输出功率缓冲
- 电机控制




SOT23-5
CASE 527AH

PIN ASSIGNMENT




FAN3111C (Top View)



FAN3111E (Top View)

MARKING DIAGRAM



- &E = Designates Space
- &Y = Binary Calendar Year Coding Scheme
- &O = Plant Code identifier
- 111X = Device Specific Code
- X = C or E
- &C = Single digit Die Run Code
- &. = Pin One Dot
- &V = Eight-Week Binary Datecoding Scheme

ORDERING INFORMATION

See detailed ordering and shipping information on page 15 of this data sheet.

FAN3111C, FAN3111E

热特性 (注 1)

封装	Θ_{JL} (注 2)	Θ_{JT} (注 3)	Θ_{JA} (注 4)	Ψ_{JB} (注 5)	Ψ_{JT} (注 6)	单位
5-Pin SOT23	58	102	161	53	6	°C/W

- 估计值来自于热模拟实验；实际值取决于实际应用。
- Θ_{JL} (Θ_{JL}): 半导体结和所有引线（包括任何散热焊盘）的底表面之间的热阻，这些引线通常焊接到 PCB 上。
- Θ_{JT} (Θ_{JT}): 半导体结和封装上表面之间的热阻，假设封装通过顶侧的散热片保持在统一温度。
- Θ_{JA} (Θ_{JA}): 半导体结与外界环境之间的热阻阻值取决于 PCB 设计、散热器和气流。给定值对应采用 2S2P 板的无散热器自然对流条件，在适用的 JEDEC 标准 JESD51-2、JESD51-5 和 JESD51-7 中给出了有关的详细说明。
- Ψ_{JB} (Ψ_{JB}): 热特性参数，表示在说明 4 中定义的热环境下半导体结温与应用电路板参考点之间的相关性。对于 MLP-8 封装，电路板参考被定义为与散热焊盘相连接、从封装的任意一端延伸出的 PCB 覆铜。对于 SOIC-8 封装，板参考定义为与引脚 6 相邻的 pcb 覆铜。
- Ψ_{JT} (Ψ_{JT}): 热特性参数，表示在说明 4 中定义的热环境下半导体结温与封装顶部中心之间的相关性。

引脚定义

引脚号	名称	说明
1	VDD	电源电压端。IC 的供电电源。
2	GND	接地。输入与输出电路的公共参考地。
3	IN+	非反向输入。与 VDD 连接时使能输出。
4	IN-	FAN3111C 反相输入。与 GND 连接时使能输出。
	XREF	FAN3111E 外部参考电压。输入阈值参考，2 V 至 5 V。
5	OUT	栅极驱动输出。除非存在所需输入，否则保持为低电平。

带有双输入配置的输出逻辑

IN+	IN-	OUT
0 (注 7)	0	0
0 (注 7)	1 (注 7)	0
1	0	1
1	1 (注 7)	0

- 如果没有外部接线时的缺省输入信号。

FAN3111C, FAN3111E

框图




图 1. FAN3111C 简易框图




图 2. FAN3111E 简易框图

FAN3111C, FAN3111E

绝对最大额定值

符号	参数		最小值	最大值	单位
V _{DD}	VDD 到 GND		-0.3	20.0	V
V _{IN}	IN 到 GND 电压	FAN3111C	-0.3	V _{DD} + 0.3	V
		FAN3111E	-0.3	V _{XREF} + 0.3	V
V _{XREF}	XREF 到 GND 电压	FAN3111E	-0.3	5.5	V
V _{OUT}	OUT 到 GND 电压		-0.3	V _{DD} + 0.3	V
T _L	引脚焊接温度, 10 秒		-	+260	°C
T _J	结温		-	+150	°C
T _{STG}	存储温度		-65	+150	°C

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

(参考译文)

如果电压超过最大额定值表中列出的值范围, 器件可能会损坏。如果超过任何这些限值, 将无法保证器件功能, 可能会导致器件损坏, 影响可靠性。

推荐的工作条件

符号	参数		最小值	最大值	单位
V _{DD}	电源电压范围		4.5	18.0	V
V _{IN}	输入电压 IN	FAN3111C	0	V _{DD}	V
		FAN3111E	0	V _{XREF}	V
V _{XREF}	外部参考电压 XREF	FAN3111E	2.0	5.0	V
T _A	工作环境温度		-40	+125	°C

Functional operation above the stresses listed in the Recommended Operating Ranges is not implied. Extended exposure to stresses beyond the Recommended Operating Ranges limits may affect device reliability.

(参考译文)

高于推荐工作范围表格中所列电压时, 不保证能够正常运行。长时间在推荐工作范围表格中规定范围以外的电压下运行, 可能会影响器件的可靠性。

电气特性

(除非另有说明, V_{DD} = 12 V, V_{XREF} = 3.3 V 且 T_J = -40°C 至 +125°C。电流流入器件定义为正值, 流出为负值。)

符号	参数	工作条件	最小值	典型值	最大值	单位
----	----	------	-----	-----	-----	----

电源

V _{DD}	工作范围		4.5		18.0	V
I _{DD}	静态电源电流	输入未连接		5	10	μA

输入 (FAN3111C)

V _{IL_C}	IN 逻辑, 低电压阈值		30	38		%V _{DD}
V _{IH_C}	IN 逻辑, 高电压阈值			55	70	%V _{DD}
I _{INL}	IN 电流, 低电平	IN 从 0 至 V _{DD}	-1		175	μA
I _{INH}	IN 电流, 高电平	IN 从 0 至 V _{DD}	-175		1	μA
V _{HYS_C}	输入滞回电压			17		%V _{DD}

输入 (FAN3111E)

V _{IL_E}	IIN 逻辑, 低电压阈值		25	30		%V _{XREF}
V _{IH_E}	IN 逻辑, 高电压阈值			50	60	%V _{XREF}
I _{INL}	IN 电流, 低电平	IN 从 0 至 V _{XREF}	-1		50	μA
I _{INH}	IN 电流, 高电平	IN 从 0 至 V _{XREF}	-50		1	μA
V _{HYS_E}	输入滞回电压			20		%V _{XREF}

FAN3111C, FAN3111E

电气特性 (continued)

(除非另有说明, $V_{DD} = 12\text{ V}$ 、 $V_{XREF} = 3.3\text{ V}$ 且 $T_J = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 。电流流入器件定义为正值, 流出为负值。)

符号	参数	工作条件	最小值	典型值	最大值	单位
输出						
I_{SINK}	OUT 电流, 中点电压, 灌电流 (Note 8)	OUT at $V_{DD}/2$, $C_{LOAD} = 47\text{ nF}$, $f = 1\text{ kHz}$		1.1		A
I_{SOURCE}	OUT 电流, 中电电压, 源电流 (Note 8)	OUT at $V_{DD}/2$, $C_{LOAD} = 47\text{ nF}$, $f = 1\text{ kHz}$		-0.9		A
I_{PK_SINK}	OUT 电流, 峰值, 灌电流 (Note 8)	$C_{LOAD} = 47\text{ nF}$, $f = 1\text{ kHz}$		1.4		A
I_{PK_SOURCE}	OUT 电流, 峰值, 源电流 (Note 8)	$C_{LOAD} = 47\text{ nF}$, $f = 1\text{ kHz}$		-1.4		A
t_{RISE}	输出上升时间 (Note 9)	$C_{LOAD} = 470\text{ pF}$		9	18	ns
t_{FALL}	输出下降时间 (Note 9)	$C_{LOAD} = 470\text{ pF}$		8	17	ns
t_{D1}, t_{D2}	输出比例延迟 (Note 9)	FAN3111C : $0-12 V_{IN}$, 1 V/ns 压摆率 FAN3111E : $0-3.3 V_{IN}$, 1 V/ns 压摆率		15	30	ns
I_{RVS}	输出承受反向电流 (Note 8)			250		mA

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

(参考译文)

除非另有说明, “电气特性” 表格中列出的是所列测试条件下的产品性能参数。如果在不同条件下运行, 产品性能可能与 “电气特性” 表格中所列性能参数不一致。

8. 未经生产测试。

9. 参见时序图。

时序图




图 3. 非反向波形




图 4. 反相波形

FAN3111C, FAN3111E

典型性能特征

(除非另有说明, 典型特性条件为 25°C、 $V_{DD} = 12\text{ V}$, 且 $V_{XREF} = 3.3\text{ V}$)




图 5. I_{DD} (静态) 与电源电压的关系




图 6. I_{DD} (静态) 与电源电压的关系




图 7. I_{DD} (无负载) 与频率的关系




图 8. I_{DD} (无负载) 与频率的关系




图 9. I_{DD} (470 pF 负载) 与频率的关系




图 10. I_{DD} (470 pF 负载) 与频率的关系

FAN311C, FAN311E

典型性能特征

(除非另有说明, 典型特性条件为 25°C、 $V_{DD} = 12\text{ V}$, 且 $V_{XREF} = 3.3\text{ V}$)




图 11. I_{DD} (静态) 与温度的关系




图 12. I_{DD} (静态) 与温度的关系




图 13. 输入阈值与电源电压的关系




图 14. 输入阈值与 X_{REF} 电压的关系




图 15. 输入阈值 % 与电源电压的关系




图 16. 输入阈值与温度的关系

FAN311C, FAN311E

典型性能特征

(除非另有说明, 典型特性条件为 25°C、 $V_{DD} = 12\text{ V}$, 且 $V_{XREF} = 3.3\text{ V}$)




图 17. 输入阈值与温度的关系




图 18. 传播延迟与电源电压




图 19. 传播延迟与电源电压




图 20. 传播延迟与电源电压




图 21. 传播延迟与温度的关系




图 22. 传播延迟与温度的关系

FAN311C, FAN311E

典型性能特征

(除非另有说明, 典型特性条件为 25°C、 $V_{DD} = 12\text{ V}$, 且 $V_{XREF} = 3.3\text{ V}$)




图 23. 传播延迟与温度的关系




图 24. 传播延迟与温度的关系




图 25. 上升时间与电源电压的关系




图 26. 上升和下降时间与温度的关系




图 27. 上升和下降波形 (470 pF)




图 28. 准静态源电流 ($V_{DD} = 12\text{ V}$)

FAN3111C, FAN3111E

典型性能特征

(除非另有说明, 典型特性条件为 25°C、 $V_{DD} = 12\text{ V}$, 且 $V_{XREF} = 3.3\text{ V}$)




图 29. 准静态灌电流 ($V_{DD} = 12\text{ V}$)




图 30. 准静态源电流 ($V_{DD} = 8\text{ V}$)




图 31. 准静态灌电流 ($V_{DD} = 8\text{ V}$)




图 32. 准静态 I_{OUT}/V_{OUT} 测试电路

应用信息

FAN3111 提供 CMOS- 或兼容逻辑电平的输入阈值。在 FAN3111C 中，逻辑输入阈值依赖于 V_{DD} 电平，并且当 V_{DD} 为 12 V 时，逻辑上升沿阈值约为 V_{DD} 的 55%，逻辑下降沿阈值约为 V_{DD} 的 38%。CMOS 输入配置提供了一个约为 17% V_{DD} 大小的滞回电压。如果在系统设计中得到良好去耦合和旁路技术，能够防止噪声破坏输入电压滞回窗口，则 CMOS 输入可使用较慢的边沿（接近直流）。这样就容许通过调节位于控制信号和驱动器 IN 引脚之间的一个 RC 电路，精确设置时间间隔。驱动器 IN 引脚上的慢速上升沿将在控制信号和驱动器输出引脚之间引入了一个延时。

在 FAN3111E 中，输入阈值依赖于 V_{XREF} 电压（通常在 2 V 至 5 V 之间选择）。通过将 XREF 引脚与作为驱动 FAN3111E 输入级的逻辑电路的相同电源， V_{XREF} 范围与 TTL 和高至 5 V 的其它电平兼容。逻辑上升沿阈值大约为 V_{XREF} 的 50%，输入下降沿阈值大约为 V_{XREF} 的 30%。类似 TTL 的输入配置提供了一个约为 20% V_{XREF} 大小的滞回电压。

启动运行

FAN3111 内部逻辑已优化，以便在启动运行期间 V_{DD} 电源电压上升时驱动地参考 N-沟道 MOSFET。当 V_{DD} 从 0 V 上升至大约 2 V 时，不管输入引脚状态如何，OUT 引脚由内部电阻保持低电平。当内部电路在大约 2 V 处激活时，输出认为状态是由输入控制的。

图 33 显示当 V_{DD} 从 0 升至 12 V，并且输出控制为低电平（IN+ 和 IN- 绑定到地）时，FAN3111C 的启动运行。注意 OUT 保持为低电平，从而维持关断状态下的 N-沟道 MOSFET。

图 34 显示当 V_{DD} 从 0 升至 12 V，并且输出控制为高电平（IN+ 绑定到 V_{DD} ，IN- 绑定到 GND）时的启动运行。这种配置对于驱动高侧 P-沟道 MOSFET 不适用，因为驱动器的低输出电压会在 V_{DD} 为低电平时时导通 P-沟道 MOSFET。

图 35 显示当输出控制到低电平（IN+ 绑定到地）并且 XREF 从 0 上升到 3.3 V 时，FAN3111E 的启动运行。




图 34. V_{DD} 上升时的启动运行




图 35. FAN3111E 启动运行

MillerDrive™ 栅极驱动技术

FAN3111 驱动器的输出级具有如图 36 中所示的 MillerDrive 架构，结合了双极性器件和 MOSFET 器件，能够在大范围电源电压和温度变化下提供大电流。当输出级在 1/3 和 2/3 V_{DD} 之间摆动时，双极性器件能够承载较大电流，MOS 器件将输出轨到轨拉高或拉低。

MillerDrive 架构的用途是加速开关动作，其原理为在 MOSFET 的栅极至漏极电容被充电或放电时（作为导通/关断过程的一部分），在 Miller 平台期间提供最高电流。对于在 MOSFET 导通或关断间隔期间具有零电压开关（ZVS）的应用，该驱动器为快速开关动作供应峰值电流，即使 Miller 平台不存在。这种情况常常出现在同步整流器的应用中，因为体二极管通常在 MOSFET 导通之前就已经导通。

输出引脚压摆率由 V_{DD} 电压和输出端上的负载决定。它是不可调的，但如果 MOSFET 栅极处需要更慢的上升或下降时间，则可添加串联电阻。




图 33. FAN3111C 启动运行




图 36. MillerDrive 输出结构

V_{DD} 旁路电容指南

要使得此 IC 迅速导通电源设备，必须在 V_{DD} 和 GND 引脚之间连接一个局部的高频旁路电容 C_{BYP} (具有低 ESR 和 ESL)，且具有最短走线长度。此电容是 10 μF 到 47 μF 大电容器的补充，常见于驱动器和控制器偏置电路上。

选择 C_{BYP} 值的典型条件是保持 V_{DD} 电源上的纹波电压 ±5%。这通常使用 ≥ 20 倍等效负载电容 C_{EQV} 的值实现，在此定义为 Q 栅极/V_{DD}。通常选用 0.1 μF 到 1 μF 或更大的陶瓷电容，因为它们是电介质 (例如 X5R 和 X7R)，具有良好的温度特性和高脉冲电流能力。

如果电路噪声影响了正常工作，C_{BYP} 值可提高至 C_{EQV} 的 50-100 倍，或者 C_{BYP} 用两个电容并联组合而成。其中一个应为较大的值 (基于等效负载电容)，另一个的值则较小 (如 1-10 nF)，安装在离 V_{DD} 和 GND 引脚最近的地方，以承载电流脉冲的更高频部分。

布线与连接指南

FAN3111 含有快速反应输入电路、短传播延迟，以及能够提供电流峰值高于 1 A 的输出级，有利于电压转换时间从低于 10 ns 到超过 100 ns。强烈推荐下述布线与连接指南。

- 使高电流输出和电源接地路径与逻辑输入信号和信号接地路径分离。这在处理 TTL 电平逻辑阈值时特别关键。
- 保持驱动器尽可能地靠近负载，以使大电流导线的长度最小化。这样可减少串联电感，提高高速开关功能，同时减少可向驱动器输入和其他周围电路辐射 EMI 的环路面积。
- 许多高速功率电路都容易受噪声的影响，噪声一般来自于其自身输出或者其它外部源，有可能导致输出再触发。如果在模拟板或非最佳电路布局 (具有长输入、启用或输出引线) 中测试电路，这些影响

会特别显著。为了获得最佳效果，引脚连线越短越直接越好。

- 应最小化导通和关断电流路径，如以下章节所述。

图 37 所示为当栅极驱动器给栅极供电以导通 MOSFET 时的脉冲栅极驱动电流路径。这个电流由局部旁路电容 C_{BYP} 产生，流经驱动器到 MOSFET 栅极，再到地。为了尽可能地实现峰值电流，通路上的电阻和电感应该最小化。局部的 C_{BYP} 动作，将高频率电流脉冲包含在此驱动器 MOSFET 电路中，防止它们干扰 PWM 控制器中的敏感模拟电路。




图 37. MOSFET 导通的电流路径

图 38 显示了 MOSFET 关断时的电流通路。理想地，通过一个较小的环路，驱动器直接将电流分流到 MOSFET 的源极。为了实现快速关断，通路上的电阻和电感应该最小化。




图 38. MOSFET 关断的电流路径

逻辑操作真值表

FAN3111 真值表显示了双输入配置下的工作状态。在同相驱动器配置中，IN- 引脚应为逻辑低电平。若 IN- 引脚接逻辑高电平，会导致器件功能禁用，而且驱动器的输出总是保持低电平，不受 IN+ 引脚状态的影响。

表 1. FAN3111 真值表

IN+	IN-	OUT
0	0	0
0	1	0
1	0	1
1	1	0

FAN3111C, FAN3111E

图 39 中所示的同相驱动器配置中，IN- 引脚与地相连，IN+ 引脚外接输入信号 (PWM)。IN- 引脚接逻辑高电平时，驱动器禁用，并且输出维持低电平，不受 IN+ 引脚状态的影响。




图 39. 使能的双输入驱动器，同相配置

图 40 中所示的反相驱动器应用中，IN+ 引脚为高电平。IN+ 与 GND 相连时输出低电平，不受 IN- 引脚状态的影响。




图 40. 使能的双输入驱动器，反相配置

热指南

栅极驱动器驱动高频率开关 MOSFET 和 IGBT 时，会产生显著的功耗。在应用中重要的是，确定栅极驱动器的功耗及其引起的结温，确保器件在可接受的温度范围内工作

栅极驱动器中的总功耗是三部分的总和：P_{栅极}、P_{静态}、和 P_{动态}：

$$P_{TOTAL} = P_{GATE} + P_{DYNAMIC} \quad (\text{eq. 1})$$

栅极驱动损耗：发生在提供栅极电流、按照开关频率驱动负载 MOSFET 的过程中最主要的功耗。由驱动 MOSFET 导致的功耗由以下方式确定，其中 MOSFET 处于指定栅极-源电压 V_{GS}，带有栅极电荷 Q_G，以及处于开关频率 f_{SW}：

$$P_{GATE} = Q_G \cdot V_{GS} \cdot f_{SW} \quad (\text{eq. 2})$$

动态预驱动 / 直通电流：在动态工作条件下由于内部电流消耗造成的功率损失 (包括引脚上拉/下拉电阻)，可使用图 9 和图 10 “典型性能特征”中的图形获得，以确定在实际工作条件下从 V_{DD} 获取的电流 I_{DYNAMIC}：

$$P_{DYNAMIC} = I_{DYNAMIC} \cdot V_{DD} \quad (\text{eq. 3})$$

确定了驱动器中的功耗后，可使用以下热等式评估相对于器件引线的驱动器结温：

$$T_J = P_{TOTAL} \cdot \theta_{JB} + T_B \quad (\text{eq. 4})$$

其中：

T_J = 驱动器结温；

θ_{JL} = 从结到引线的热阻；

以及 T_L = 应用中器件的引线温度

MOSFET 栅极驱动电路中的功耗独立于驱动电路电阻，并按比例在驱动器中各电阻、杂散串联电阻，以及电源开关 MOSFET 内部的栅极电阻间按比例分配。驱动器中功耗可使用以下等式估算：

$$P_{PKG} = P_{TOTAL} \left(\frac{R_{OUT,DRIVER}}{R_{OUT,DRIVER} + R_{EXT} + R_{GATE,FET}} \right) \quad (\text{eq. 5})$$

其中：

P_{PKG} = 驱动器封装中的功耗；

R_{OUT,DRIVER} = 从 I_{OUT} 推算出的估算驱动器电阻与 V_{OUT} 波形；

R_{EXT} = 连接在驱动器输出和 MOSFET 栅极之间的串联外部电阻；以及

R_{GATE,FET} = 负载 MOSFET 栅极和源连接的内部电阻。

FAN3111C, FAN3111E

典型应用电路图




图 41. 采用分布式驱动器的 PFC 升压电路，用于并联电源开关 Q1A 和 Q1B




图 42. 正向转换器低侧开关驱动器




图 43. 两个晶体管、正向转换器栅极变压器的驱动器

FAN3111C, FAN3111E

订购信息

订购信息	输入阈值	封装	航運†
FAN3111CSX	CMOS	5 引脚 SOT23	3,000 / 卷带和卷盘
FAN3111ESX	外部	5 引脚 SOT23	3,000 / 卷带和卷盘

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

表 2. 相关产品


器件编号	类型	栅极驱动 (注 10) (Sink/Src)	输入阈值	逻辑	封装
FAN3111C	单通道 1 A	+1.1 A/-0.9 A	CMOS	双输入/单输出的单通道	SOT23-5
FAN3111E	单通道 1 A	+1.1 A/-0.9 A	External (注 11)	单同相通道, 外部参考	SOT23-5
FAN3100C	单通道 2 A	+2.5 A/-1.8 A	CMOS	双输入/单输出的单通道	SOT23-5, MLP6
FAN3100T	单通道 2 A	+2.5 A/-1.8 A	TTL	双输入/单输出的单通道	SOT23-5, MLP6
FAN3226C	双通道 2 A	+2.4 A/-1.6 A	CMOS	双反相通道 + 双使能	SOIC8, MLP8
FAN3226T	双通道 2 A	+2.4 A/-1.6 A	TTL	双反相通道 + 双使能	SOIC8, MLP8
FAN3227C	双通道 2 A	+2.4 A/-1.6 A	CMOS	双同相通道 + 双使能	SOIC8, MLP8
FAN3227T	双通道 2 A	+2.4 A/-1.6 A	TTL	双同相通道 + 双使能	SOIC8, MLP8
FAN3228C	双通道 2 A	+2.4 A/-1.6 A	CMOS	双输入/单输出的双沟道, 引脚配置 1	SOIC8, MLP8
FAN3228T	双通道 2 A	+2.4 A/-1.6 A	TTL	双输入/单输出的双沟道, 引脚配置 1	SOIC8, MLP8
FAN3229C	双通道 2 A	+2.4 A/-1.6 A	CMOS	双输入/单输出的双沟道, 引脚配置 2	SOIC8, MLP8
FAN3229T	双通道 2 A	+2.4 A/-1.6 A	TTL	双输入/单输出的双沟道, 引脚配置 2	SOIC8, MLP8
FAN3268T	双通道 2 A	+2.4 A/-1.6 A	TTL	18 V 半桥驱动器: 同相沟道 (NMOS) 和反向沟道 (PMOS) + 双使能	SOIC8
FAN3223C	双通道 4 A	+4.3 A/-2.8 A	CMOS	双反相通道 + 双使能	SOIC8, MLP8
FAN3223T	双通道 4 A	+4.3 A/-2.8 A	TTL	双反相通道 + 双使能	SOIC8, MLP8
FAN3224C	双通道 4 A	+4.3 A/-2.8 A	CMOS	双同相通道 + 双使能	SOIC8, MLP8
FAN3224T	双通道 4 A	+4.3 A/-2.8 A	TTL	双同相通道 + 双使能	SOIC8, MLP8
FAN3225C	双通道 4 A	+4.3 A/-2.8 A	CMOS	双输入/单输出的双通道	SOIC8, MLP8
FAN3225T	双通道 4 A	+4.3 A/-2.8 A	TTL	双输入/单输出的双通道	SOIC8, MLP8
FAN3121C	单通道 9 A	+9.7 A/-7.1 A	CMOS	单反相通道 + 使能	SOIC8, MLP8
FAN3121T	单通道 9 A	+9.7 A/-7.1 A	TTL	单反相通道 + 使能	SOIC8, MLP8
FAN3122T	单通道 9 A	+9.7 A/-7.1 A	CMOS	单同相通道 + 使能	SOIC8, MLP8
FAN3122C	单通道 9 A	+9.7 A/-7.1 A	TTL	单同相通道 + 使能	SOIC8, MLP8

10. $I_{OUT} = 6\text{ V}$, $V_{DD} = 12\text{ V}$ 时的典型电流。

11. 与外部提供的参考电压成比例的阈值。


MECHANICAL CASE OUTLINE

PACKAGE DIMENSIONS





SOT-23, 5 Lead CASE 527AH ISSUE A

DATE 09 JUN 2021




NOTES:

1. DIMENSIONING AND TOLERANCING PER ASME Y14.5M, 1989A
2. CONTROLLING DIMENSION: MILLIMETERS
3. MAXIMUM LEAD THICKNESS INCLUDES LEAD FINISH THICKNESS. MINIMUM LEAD THICKNESS IS THE MINIMUM THICKNESS OF THE BASE MATERIAL.
4. DIMENSIONS D AND E1 DO NOT INCLUDE MOLD FLASH, PROTRUSIONS, OR GATE BURRS. MOLD FLASH, PROTRUSIONS, OR GATE BURRS SHALL NOT EXCEED 0.25 PER SIDE. D AND E1 DIMENSIONS ARE DETERMINED AT DATUM D.
5. DIMENSION 'b' DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08mm TOTAL IN EXCESS OF THE 'b' DIMENSION AT MAXIMUM MATERIAL CONDITION. MINIMUM SPACE BETWEEN PROTRUSION AND AN ADJACENT LEAD SHALL NOT BE LESS THAN 0.07mm.




DIM	MILLIMETERS		
	MIN.	NOM.	MAX.
A	0.90	—	1.45
A1	0.00	—	0.15
A2	0.90	1.15	1.30
b	0.30	—	0.50
c	0.08	—	0.22
D	2.90 BSC		
E	2.80 BSC		
E1	1.60 BSC		
e	0.95 BSC		
L	0.30	0.45	0.60
L1	0.60 REF		
L2	0.25 REF		
theta	0°	4°	8°
theta1	0°	10°	15°
theta2	0°	10°	15°

GENERIC MARKING DIAGRAM*



XXX = Specific Device Code
M = Date Code

*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "■", may or may not be present. Some products may not follow the Generic Marking.



RECOMMENDED MOUNTING FOOTPRINT

For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

DOCUMENT NUMBER:	98AON34320E	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	SOT-23, 5 LEAD	PAGE 1 OF 1

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries. ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. ON Semiconductor does not convey any license under its patent rights nor the rights of others.